کیا AGND اور DGND زمینی تہوں کو الگ کیا جانا چاہئے؟
سادہ جواب یہ ہے کہ یہ صورتحال پر منحصر ہے، اور تفصیلی جواب یہ ہے کہ وہ عموماً الگ نہیں ہوتے۔کیونکہ زیادہ تر صورتوں میں، زمینی تہہ کو الگ کرنے سے صرف واپسی کے کرنٹ میں اضافہ ہوتا ہے، جو اچھے سے زیادہ نقصان پہنچاتا ہے۔فارمولہ V = L(di/dt) ظاہر کرتا ہے کہ جیسے جیسے انڈکٹنس بڑھتا ہے، وولٹیج کا شور بڑھتا ہے۔اور جیسے جیسے سوئچنگ کرنٹ بڑھتا ہے (کیونکہ کنورٹر کے نمونے لینے کی شرح بڑھ جاتی ہے)، وولٹیج کا شور بھی بڑھتا جائے گا۔لہذا، گراؤنڈنگ تہوں کو ایک دوسرے کے ساتھ منسلک کیا جانا چاہئے.
ایک مثال یہ ہے کہ کچھ ایپلی کیشنز میں، روایتی ڈیزائن کے تقاضوں کی تعمیل کرنے کے لیے، گندی بس پاور یا ڈیجیٹل سرکٹری کو بعض علاقوں میں رکھنا ضروری ہے، لیکن سائز کی رکاوٹوں کی وجہ سے، بورڈ بنانے سے اچھی ترتیب تقسیم نہیں ہو سکتی، اس میں کیس، علیحدہ گراؤنڈنگ پرت اچھی کارکردگی حاصل کرنے کی کلید ہے۔تاہم، مجموعی ڈیزائن کے مؤثر ہونے کے لیے، ان گراؤنڈنگ تہوں کو بورڈ پر کسی پل یا کنکشن پوائنٹ کے ذریعے ایک ساتھ جوڑا جانا چاہیے۔لہذا، کنکشن پوائنٹس کو الگ الگ گراؤنڈنگ تہوں میں یکساں طور پر تقسیم کیا جانا چاہئے۔بالآخر، پی سی بی پر اکثر ایک کنکشن پوائنٹ ہو گا جو کارکردگی میں گراوٹ پیدا کیے بغیر کرنٹ کو واپس کرنے کے لیے بہترین مقام بن جاتا ہے۔یہ کنکشن پوائنٹ عام طور پر کنورٹر کے قریب یا نیچے واقع ہوتا ہے۔
بجلی کی فراہمی کی تہوں کو ڈیزائن کرتے وقت، ان تہوں کے لیے دستیاب تانبے کے تمام نشانات استعمال کریں۔اگر ممکن ہو تو، ان تہوں کو سیدھ میں اشتراک کرنے کی اجازت نہ دیں، کیونکہ اضافی الائنمنٹس اور ویاس پاور سپلائی کی پرت کو چھوٹے ٹکڑوں میں تقسیم کر کے اسے تیزی سے نقصان پہنچا سکتے ہیں۔نتیجے میں پیدا ہونے والی ویرل پاور پرت موجودہ راستوں کو نچوڑ سکتی ہے جہاں ان کی سب سے زیادہ ضرورت ہے، یعنی کنورٹر کے پاور پن۔ویاس اور الائنمنٹس کے درمیان کرنٹ کو نچوڑنا مزاحمت کو بڑھاتا ہے، جس کی وجہ سے کنورٹر کے پاور پنوں میں وولٹیج میں معمولی کمی واقع ہوتی ہے۔
آخر میں، پاور سپلائی پرت کی جگہ کا تعین اہم ہے۔ینالاگ پاور سپلائی پرت کے اوپر کبھی بھی شور مچانے والی ڈیجیٹل پاور سپلائی پرت کو اسٹیک نہ کریں، یا دونوں مختلف تہوں پر ہونے کے باوجود بھی جوڑے جا سکتے ہیں۔سسٹم کی کارکردگی کے انحطاط کے خطرے کو کم کرنے کے لیے، ڈیزائن کو جب بھی ممکن ہو ان پرتوں کو اکٹھا کرنے کے بجائے ان کو الگ کرنا چاہیے۔
کیا پی سی بی کے پاور ڈیلیوری سسٹم (پی ڈی ایس) کے ڈیزائن کو نظر انداز کیا جا سکتا ہے؟
PDS کے ڈیزائن کا مقصد بجلی کی فراہمی کی موجودہ مانگ کے جواب میں پیدا ہونے والی وولٹیج کی لہر کو کم کرنا ہے۔تمام سرکٹس کو کرنٹ کی ضرورت ہوتی ہے، کچھ کی مانگ زیادہ ہوتی ہے اور دوسرے جن کو تیز رفتار سے کرنٹ کی فراہمی کی ضرورت ہوتی ہے۔مکمل طور پر ڈیکپلڈ لو-امپیڈنس پاور یا زمینی تہہ اور اچھی پی سی بی لیمینیشن کا استعمال سرکٹ کی موجودہ مانگ کی وجہ سے وولٹیج کی لہر کو کم کرتا ہے۔مثال کے طور پر، اگر ڈیزائن 1A کے سوئچنگ کرنٹ کے لیے ڈیزائن کیا گیا ہے اور PDS کی رکاوٹ 10mΩ ہے، تو زیادہ سے زیادہ وولٹیج کی لہر 10mV ہے۔
سب سے پہلے، ایک پی سی بی اسٹیک ڈھانچہ کیپیسیٹینس کی بڑی تہوں کو سپورٹ کرنے کے لیے ڈیزائن کیا جانا چاہیے۔مثال کے طور پر، چھ پرت والے اسٹیک میں اوپری سگنل کی پرت، پہلی گراؤنڈ لیئر، پہلی پاور لیئر، دوسری پاور لیئر، دوسری گراؤنڈ لیئر، اور نیچے سگنل لیئر شامل ہو سکتی ہے۔پہلی زمینی تہہ اور پہلی پاور سپلائی پرت کو اسٹیک شدہ ڈھانچے میں ایک دوسرے کے قریب ہونے کے لیے فراہم کیا جاتا ہے، اور ان دونوں تہوں کو 2 سے 3 میل کے فاصلے پر رکھا جاتا ہے تاکہ ایک اندرونی تہہ کی گنجائش بن سکے۔اس کیپسیٹر کا بڑا فائدہ یہ ہے کہ یہ مفت ہے اور اسے صرف پی سی بی کے مینوفیکچرنگ نوٹوں میں بیان کرنے کی ضرورت ہے۔اگر پاور سپلائی کی پرت کو تقسیم کرنا ضروری ہے اور ایک ہی پرت پر ایک سے زیادہ VDD پاور ریل ہیں، تو سب سے بڑی ممکنہ پاور سپلائی لیئر استعمال کی جانی چاہئے۔خالی سوراخ نہ چھوڑیں بلکہ حساس سرکٹس پر بھی توجہ دیں۔یہ اس VDD پرت کی گنجائش کو زیادہ سے زیادہ کرے گا۔اگر ڈیزائن اضافی تہوں کی موجودگی کی اجازت دیتا ہے تو، پہلی اور دوسری پاور سپلائی تہوں کے درمیان دو اضافی گراؤنڈنگ تہوں کو رکھا جانا چاہیے۔2 سے 3 ملی میٹر کے ایک ہی بنیادی فاصلہ کی صورت میں، پرتدار ڈھانچے کی موروثی گنجائش اس وقت دگنی ہو جائے گی۔
مثالی پی سی بی لیمینیشن کے لیے، ڈیکپلنگ کیپسیٹرز کو پاور سپلائی لیئر کے ابتدائی داخلے کے مقام پر اور DUT کے ارد گرد استعمال کیا جانا چاہیے، جو اس بات کو یقینی بنائے گا کہ PDS کی رکاوٹ پوری فریکوئنسی رینج پر کم ہے۔0.001µF سے 100µF کیپسیٹرز کا استعمال اس حد کو پورا کرنے میں مدد کرے گا۔ہر جگہ کیپسیٹرز کا ہونا ضروری نہیں ہے۔کیپسیٹرز کو براہ راست DUT کے خلاف ڈاک کرنا مینوفیکچرنگ کے تمام اصولوں کو توڑ دے گا۔اگر اس طرح کے سخت اقدامات کی ضرورت ہو تو، سرکٹ میں دیگر مسائل ہیں.
بے نقاب پیڈ (ای پیڈ) کی اہمیت
یہ نظر انداز کرنے کے لیے ایک آسان پہلو ہے، لیکن پی سی بی ڈیزائن کی بہترین کارکردگی اور گرمی کی کھپت کو حاصل کرنے کے لیے یہ اہم ہے۔
ایکسپوزڈ پیڈ (پن 0) سے مراد جدید ترین تیز رفتار ICs کے نیچے ایک پیڈ ہے، اور یہ ایک اہم کنکشن ہے جس کے ذریعے چپ کی تمام اندرونی گراؤنڈنگ ڈیوائس کے نیچے ایک مرکزی نقطہ سے منسلک ہوتی ہے۔بے نقاب پیڈ کی موجودگی بہت سے کنورٹرز اور ایمپلیفائرز کو گراؤنڈ پن کی ضرورت کو ختم کرنے کی اجازت دیتی ہے۔کلید یہ ہے کہ اس پیڈ کو پی سی بی میں سولڈرنگ کرتے وقت ایک مستحکم اور قابل بھروسہ برقی کنکشن اور تھرمل کنکشن بنانا، بصورت دیگر سسٹم کو شدید نقصان پہنچ سکتا ہے۔
بے نقاب پیڈز کے لیے بہترین برقی اور تھرمل کنکشن تین مراحل پر عمل کر کے حاصل کیے جا سکتے ہیں۔سب سے پہلے، جہاں ممکن ہو، بے نقاب پیڈز کو ہر PCB پرت پر نقل کیا جانا چاہیے، جو تمام گراؤنڈ کے لیے ایک موٹا تھرمل کنکشن فراہم کرے گا اور اس طرح تیزی سے گرمی کی کھپت، خاص طور پر ہائی پاور ڈیوائسز کے لیے اہم ہے۔الیکٹریکل سائیڈ پر، یہ تمام گراؤنڈ لیئرز کے لیے ایک اچھا مساوی کنکشن فراہم کرے گا۔نیچے کی تہہ پر بے نقاب پیڈ کی نقل تیار کرتے وقت، اسے ڈیکپلنگ گراؤنڈ پوائنٹ اور ہیٹ سنک کو چڑھانے کی جگہ کے طور پر استعمال کیا جا سکتا ہے۔
اگلا، بے نقاب پیڈ کو متعدد ایک جیسے حصوں میں تقسیم کریں۔بساط کی شکل بہترین ہے اور اسے سکرین کراس گرڈ یا سولڈر ماسک کے ذریعے حاصل کیا جا سکتا ہے۔ری فلو اسمبلی کے دوران، اس بات کا تعین کرنا ممکن نہیں ہے کہ آلہ اور پی سی بی کے درمیان کنکشن قائم کرنے کے لیے سولڈر پیسٹ کس طرح بہتا ہے، اس لیے کنکشن موجود ہو سکتا ہے لیکن غیر مساوی طور پر تقسیم کیا گیا ہے، یا اس سے بھی بدتر، کنکشن چھوٹا ہے اور کونے میں واقع ہے۔بے نقاب پیڈ کو چھوٹے حصوں میں تقسیم کرنے سے ہر علاقے میں ایک کنکشن پوائنٹ ہو سکتا ہے، اس طرح ڈیوائس اور PCB کے درمیان ایک قابل اعتماد، حتیٰ کہ کنکشن کو یقینی بنایا جا سکتا ہے۔
آخر میں، اس بات کو یقینی بنانا چاہیے کہ ہر سیکشن کا زمین سے زیادہ سوراخ والا تعلق ہے۔علاقے عام طور پر اتنے بڑے ہوتے ہیں کہ ایک سے زیادہ ویاز منعقد کر سکتے ہیں۔اسمبلی سے پہلے، ہر ویاس کو سولڈر پیسٹ یا ایپوکسی سے بھرنا یقینی بنائیں۔یہ قدم اس بات کو یقینی بنانے کے لیے اہم ہے کہ بے نقاب پیڈ سولڈر پیسٹ واپس ویاس گہاوں میں نہ جائے، جو بصورت دیگر مناسب کنکشن کے امکانات کو کم کر دے گا۔
پی سی بی میں تہوں کے درمیان کراس کپلنگ کا مسئلہ
پی سی بی ڈیزائن میں، کچھ تیز رفتار کنورٹرز کے لے آؤٹ وائرنگ میں لازمی طور پر ایک سرکٹ پرت دوسرے کے ساتھ جوڑے گی۔کچھ معاملات میں، حساس اینالاگ پرت (پاور، گراؤنڈ، یا سگنل) براہ راست ہائی شور والی ڈیجیٹل پرت کے اوپر ہو سکتی ہے۔زیادہ تر ڈیزائنرز کے خیال میں یہ غیر متعلقہ ہے کیونکہ یہ تہیں مختلف تہوں پر واقع ہیں۔کیا یہ معاملہ ہے؟آئیے ایک سادہ ٹیسٹ دیکھتے ہیں۔
ملحقہ تہوں میں سے ایک کو منتخب کریں اور اس سطح پر سگنل لگائیں، پھر، کراس کپلڈ تہوں کو سپیکٹرم اینالائزر سے جوڑیں۔جیسا کہ آپ دیکھ سکتے ہیں، ملحقہ پرت کے ساتھ مل کر بہت سارے سگنلز ہیں۔یہاں تک کہ 40 mils کے وقفے کے ساتھ، ایک احساس ہے جس میں ملحقہ پرتیں اب بھی ایک capacitance بناتی ہیں، تاکہ کچھ فریکوئنسیوں پر سگنل اب بھی ایک تہہ سے دوسری تہہ میں جوڑے جائیں گے۔
یہ فرض کرتے ہوئے کہ کسی پرت پر زیادہ شور والے ڈیجیٹل حصے میں تیز رفتار سوئچ سے 1V سگنل ہوتا ہے، غیر چلنے والی پرت کو 1mV سگنل نظر آئے گا جب پرتوں کے درمیان تنہائی 60dB ہو گی۔2Vp-p فل اسکیل سوئنگ کے ساتھ 12 بٹ اینالاگ ٹو ڈیجیٹل کنورٹر (ADC) کے لیے، اس کا مطلب ہے 2LSB (کم از کم اہم بٹ) کپلنگ۔ایک دیئے گئے سسٹم کے لیے، یہ کوئی مسئلہ نہیں ہوسکتا ہے، لیکن واضح رہے کہ جب ریزولوشن کو 12 سے 14 بٹس تک بڑھایا جاتا ہے، تو حساسیت چار کے فیکٹر سے بڑھ جاتی ہے اور اس طرح ایرر بڑھ کر 8LSB تک پہنچ جاتا ہے۔
کراس پلین/کراس لیئر کپلنگ کو نظر انداز کرنا سسٹم کے ڈیزائن کو ناکام یا ڈیزائن کو کمزور کرنے کا سبب نہیں بن سکتا، لیکن کسی کو چوکنا رہنا چاہیے، کیونکہ دونوں پرتوں کے درمیان اس سے کہیں زیادہ جوڑے ہو سکتے ہیں جس کی توقع کی جا سکتی ہے۔
یہ اس وقت نوٹ کیا جانا چاہئے جب ٹارگٹ اسپیکٹرم کے اندر شور کی جعلی جوڑی پائی جاتی ہے۔بعض اوقات لے آؤٹ وائرنگ غیر ارادی سگنلز یا مختلف تہوں کو کراس کپلنگ کا باعث بن سکتی ہے۔حساس سسٹمز کو ڈیبگ کرتے وقت اسے ذہن میں رکھیں: مسئلہ نیچے کی پرت میں ہوسکتا ہے۔
مضمون نیٹ ورک سے لیا گیا ہے، اگر کوئی خلاف ورزی ہو تو حذف کرنے کے لیے رابطہ کریں، شکریہ!
پوسٹ ٹائم: اپریل 27-2022